Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种改善过孔腐蚀的制作方法及阵列基板、显示装置,该制作方法包括:在衬底上方形成金属层;在金属层上方形成第一绝缘层,对第一绝缘层进行蚀刻并形成接触孔;在第一绝缘层上方形成第一透明导电层,并在第一透明导电层上方形成第二绝缘层,以第二...
  • 根据本公开的半导体结构包括第一有源区域和第二有源区域、设置在第一有源区域上方的第一栅极结构、设置在第二有源区域上方的第二栅极结构,以及夹在第一栅极结构的侧壁和第二栅极结构的侧壁之间的栅极隔离部件。栅极隔离部件包括:第一介电层,与第一栅极结构...
  • 提供可以改善元件性能和可靠性的半导体器件。该半导体器件包括:设置在有源图案上且包括栅电极和设置在栅电极上的栅极覆盖图案的栅极结构;设置在栅极结构的至少一侧的源极/漏极图案;设置在源极/漏极图案上并限定接触凹槽的接触硅化物膜;填充接触凹槽并连...
  • 本申请涉及一种半导体结构及其制备方法,其中制备方法包括:提供衬底;在衬底上形成单元结构,单元结构包括交替排布的半导体柱和绝缘层;形成隔离沟槽结构,隔离沟槽结构位于相邻单元结构之间,并隔离单元结构;形成第一导线,第一导线环绕单元结构,并直接接...
  • 本申请的实施例公开了一种半导体器件及其制造方法。半导体器件包括第一源极/漏极结构;第二源极/漏极结构,在第一方向上与第一源极/漏极结构间隔开;第一沟道结构的第一部分,在第一高度处与第一源极/漏极结构相邻;第一沟道结构的第二部分,与第二源极/...
  • 本申请涉及一种半导体结构及其制备方法、BCD器件,包括:第一导电类型的衬底,衬底内包括沿平行于衬底的第一表面的第一方向间隔排列的有源区,以及位于相邻有源区之间的隔离区;有源区用于形成BCD器件中至少一个;有源区内包括沿第一方向间隔排列的第二...
  • 本申请涉及一种半导体结构及其制备方法、BCD器件,包括:第一导电类型的衬底,衬底内包括沿平行于衬底的第一表面的第一方向间隔排列的有源区,以及位于相邻有源区之间的隔离区;有源区用于形成BCD器件中至少一个;衬底内设置有沿第一方向延伸的第一导电...
  • 本申请提供一种半导体结构及其制作方法。半导体结构的制作方法包括:提供衬底,衬底包括有源区以及位于有源区之间的浅沟槽隔离结构;形成第一栅介质层,覆盖部分衬底;形成高介电材料层,位于第一栅介质层以及衬底上;形成栅极材料层,层叠在高介电材料层上;...
  • 本申请提供了一种半导体器件及其制备方法,该半导体器件包括:衬底;外延层,位于衬底沿第一方向的一侧表面上,衬底和外延层的材料包括碳化硅,第一方向为外延层背离衬底的方向;在外延层沿第一方向的另一侧表面上设置有栅极结构和源极电极,栅极结构和源极电...
  • 提供了一种半导体存储器封装,该半导体存储器封装包括:缓冲半导体管芯,包括被配置为执行与存储器控制器的通信的接口电路;多个核心半导体管芯,在垂直方向上堆叠在缓冲半导体管芯上,其中多个核心半导体管芯中的核心半导体管芯包括半导体存储器装置;以及异...
  • 本发明涉及半导体领域,尤其涉及一种基于TSV垂直互连的多层堆叠FPGA架构。本发明提供的基于TSV垂直互连的多层堆叠FPGA架构能够实现多层管芯在垂直方向上的互连,堆叠成逻辑资源更多的3D封装FPGA芯片,由于垂直互连信号通过TSV孔直接传...
  • 本申请涉及一种阶梯场板的制作方法及半导体器件,涉及集成电路技术领域。本申请的阶梯场板的制作方法通过在衬底上形成初始致密度不同的至少两层介质层,对至少两层介质层进行一次刻蚀工艺形成场板图形,然后对至少两层介质层进行热处理,不同初始致密度的介质...
  • 一种势垒合金工艺方法,包括:提供待处理晶片;向反应炉通入氮气并将反应炉的恒温区设置为第一温度;在第一温度下将待处理晶片从反应炉的炉管口传送至反应炉的恒温区,在传送过程中待处理晶片的表面与空气发生氧化反应形成微氧化保护层;在合金温度和氮气气氛...
  • 本申请公开了一种碳化硅晶片的加工方法以及碳化硅晶片。所述加工方法包括对碳化硅晶锭进行表面预处理,以去除碳化硅晶锭的第一表面上的石墨层;对第二表面进行磨削加工,使第二表面的平面度≤0.01mm;对第一表面进行磨削加工,使第一表面的平面度≤0....
  • 本申请提供一种半导体器件、电子设备以及半导体器件的制备方法。涉及半导体技术领域。该半导体器件包括P型晶体管,包括P型晶体管包括第一极、第二极、沟道、栅极和栅极侧墙,第一极包括硼;另外,该半导体器件还包括第一膜层和介质阻挡层,第一膜层位于第一...
  • 本发明公开一种半导体结构及其制造方法,半导体结构包含基板、隔离区、图案化半导体层、图案化键合层以及磊晶层。隔离区埋入于基板中,隔离区的顶面和基板的顶面在同一平面上。图案化半导体层设置于隔离区的正上方,图案化键合层设置于隔离区和图案化半导体层...
  • 本申请涉及一种晶体管沟道制备方法及晶体管、半导体器件,方法包括:提供衬底;衬底内通过离子注入形成的有初始沟道;于初始沟道两侧的衬底顶面上形成掩模层,并基于掩模层在无偏置电压下,采用含锗气体对初始沟道进行掺锗处理,使初始沟道具有平行于初始沟道...
  • 本申请公开了一种半导体器件结构、CMOS结构及其制备方法,涉及半导体器件技术领域,该半导体器件结构采用两层埋氧层间隔嵌入到三层硅层的SOI衬底,将源/漏区的外延起始层从SOI衬底的顶硅层转移到SOI衬底内部的中间硅层或支撑硅层,从而解决随着...
  • 本发明公开一种半导体元件及其制造方法。制造方法包括以下步骤:在基板上形成氧化物半导体层;在氧化物半导体层上形成具有第一穿孔的第一绝缘层;在第一绝缘层上形成导电层;图案化导电层以形成栅极电极和第一电极,其中第一电极经由第一穿孔与氧化物半导体层...
  • 本公开涉及半导体器件及其制造方法。提高半导体器件的击穿电压和可靠性。多个半导体元件形成在单元区中。终端区在平面图中包围单元区。在终端区的半导体衬底中,p型RESURF区被形成为达到距半导体衬底的上表面的预定深度。RESURF区被环状地形成在...
技术分类