Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种LDMOS器件及其形成方法,其中结构包括:位于所述漂移区内的第一场氧结构,所述第一场氧结构具有相对的第一侧壁和第二侧壁,所述第一侧壁呈阶梯状,所述第二侧壁呈倾斜状,且所述第二侧壁与所述第一场氧结构底部的夹角为钝角;位于所述衬底表面的栅极...
  • 本公开涉及导通电阻减小并且栅极‑漏极容量减少的分裂栅MOSFET。电子器件包括半导体本体;所述半导体本体中的沟槽;每个沟槽中的绝缘场板区域;每个沟槽中的导电栅极区域,通过所述相应绝缘场板区域与所述半导体本体电绝缘;每个沟槽中的场板区域;所述...
  • 本公开涉及导通电阻减小的分裂栅MOSFET。电子器件包括:半导体本体;沟槽,在所述半导体本体内从所述半导体本体的第一侧朝向第二侧延伸,并且终止于所述半导体本体内;所述沟槽中的每个沟槽中的绝缘场板区域;所述相应绝缘场板区域上的所述沟槽中的每个...
  • 本发明公开了一种沟槽型MOS器件,属于半导体器件技术领域,包括衬底、位于衬底上的外延层、开设于外延层内的沟槽,以及形成于沟槽内的栅极结构,所述沟槽为阶梯型结构,从外延层表面至衬底方向依次包括第一沟槽段和第二沟槽段,第一沟槽段的宽度大于第二沟...
  • 本公开的实施例提供了一种半导体器件及电子设备,涉及半导体器件技术领域,用于抑制辐射效应对半导体器件的影响。该半导体器件包括衬底、第一、第二外延层、两个阱区、掺杂部、两个屏蔽层、电流扩展层、两个栅极、两个介质层、源极层和漏极层,第一外延层和第...
  • 本发明实施例提供一种低阈值电压Trench MOSFET器件及制备方法,该方法包括栅氧化层(105)、栅极多晶硅(106)、P+/N‑结构和多个沟槽(104);多个沟槽(104)在低阈值电压Trench MOSFET器件的截面上并列设置;栅...
  • 本发明涉及MOS半导体技术领域,且公开了用于机器狗高负载关机的耐压型MOSFET器件及其制备方法,包括由若干个相互并列的MOS元胞构成,单个MOS元胞包括漏极、半导体外延层、源极和栅极;所述半导体外延层包括N衬底层、N漂移层、P+层、N阱层...
  • 本申请属于功率器件技术领域,提供了一种改善阈值电压退化的碳化硅功率器件及其制备方法、芯片,通过在栅介质层内形成加固层和P型多晶硅层,加固层位于结型场效应区上方,且加固层的宽度等于或者大于结型场效应区,引入加固层,提高绝缘层厚度,降低器件内载...
  • 一种晶体管及其制备方法、半导体器件、电子设备。晶体管包括沟道、栅极结构、第一极组件和第二极组件。栅极结构包括栅电极。第一极组件和第二极组件分别位于栅极结构在第一方向的两侧且都与沟道相接。第一极组件和第二极组件中的至少一个在衬底上的正投影与沟...
  • 垂直型薄膜晶体管、制备方法、电压源装置、电流产生装置和低压差线性稳压器装置,该晶体管包括:栅极,包括栅基底和栅极柱;第二介质层,设置于栅极柱与半导体层之间,以及栅基底与第二电极之间;第一电极和第二电极,分别作为晶体管的源极和漏极;第一电极设...
  • 本申请涉及一种阵列基板和显示面板。阵列基板包括基板;晶体管设于基板的一侧,晶体管包括有源层、第一导电结构、第一极和第二极,有源层包括沟道区、第一导体化区和第二导体化区;第一导电结构在基板上的正投影与沟道区在基板上的正投影至少部分重合,第一极...
  • 本申请提供一种薄膜晶体管及其制作方法和阵列基板,薄膜晶体管包括:基板;第一电极,设置于基板的一侧,第一绝缘层,设置于第一部分远离基板的一侧;第二电极,设置于第一绝缘层远离基板的一侧;载流子隔离层,至少部分载流子隔离层设置于第二电极远离基板的...
  • 本发明公开了一种复合薄膜柔性晶体管及其制备方法,涉及柔性半导体器件技术领域。该复合薄膜柔性晶体管包括依次层叠的柔性衬底、栅电极、栅介质层、混合沟道层以及源电极和漏电极,其中混合沟道层在受控低温条件下通过双源共蒸单质Te与形成,其中构成连续的...
  • 本申请提供了一种半浮栅晶体管及其制备方法、包含其的存储器件,属于半导体技术领域。该半浮栅晶体管包括:衬底,衬底具有第一阱区、第一阱区下方的第二阱区,以及贯穿第一阱区的沟槽;浮栅层,包括第一浮栅部和第二浮栅部,第一浮栅部位于沟槽内,第二浮栅部...
  • 本发明公开一种磁电自旋晶体管及其制造方法、电子设备,涉及自旋晶体管技术领域,用于通过源极向注入部注入电荷电流,并通过自旋霍尔效应实现自旋注入,在注入部上无须设置铁磁体,利于实现器件的缩放和实际应用。磁电自旋晶体管包括磁电散射层、以及设置在磁...
  • 本发明提供一种二维可扩展锗空穴量子比特阵列器件及其制备方法。器件包括:锗硅异质结基片,包括自下而上的锗量子阱层、硅锗势垒层和硅盖层;多个源漏欧姆接触区,贯穿硅盖层和硅锗势垒层并与锗量子阱层形成欧姆接触;多层栅介质层,设于硅盖层上表面;量子点...
  • 本发明公开了一种百比特级量子计算芯片栅极制备方法及量子计算芯片,百比特级量子计算芯片栅极制备方法步骤包括:在扫描隧道显微镜氢掩膜采用激光直写技术加工的衬底上加工制备对准标记;在衬底上加工量子器件核心结构;在衬底上二次加工顶电极套刻标记,得到...
  • 本发明公开了一种钻石型沟槽和半导体器件的制备方法,所述钻石型沟槽的制备方法包括以下步骤:步骤S1、提供一衬底,所述衬底上设置有栅极结构,所述栅极结构两侧的所述衬底内待形成钻石型沟槽的区域定义为目标区域;步骤S2、在所述衬底上沉积一层硬掩模层...
  • 本发明提供一种改善超重掺B衬底双层低阻硅外延片过渡区宽度的外延方法及经该外延方法得到的外延片,方法主要包括在掺B衬底上依次设置P型外延内层、N型缓冲层、以及P型外延外层的步骤。本发明的优点在于,相较于现有直接外延工艺,通过优化外延结构与工艺...
  • 本申请公开了超结集成方法及超结集成芯片,属于超结半导体技术领域,所述方法包括,构建衬底层;衬底层上成型集成超结结构,其中,所述集成超结结构限定有外延层以及外延层内P柱与N柱交替,所述集成超结结构内具有至少一隔离结构,所述隔离结构限定有P梁,...
技术分类