买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉西安电子科技大学申请的专利参考电压易驱动型模数转换器获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN121618974B 。

龙图腾网通过国家知识产权局官网在2026-05-01发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202610140638.8，技术领域涉及：H03M1/08；该发明授权参考电压易驱动型模数转换器是由刘术彬;孙刘学;张延博;付国龙;朱樟明设计研发完成，并于2026-02-02向国家知识产权局提交的专利申请。

本参考电压易驱动型模数转换器在说明书摘要公布了：本发明涉及一种参考电压易驱动型模数转换器，属于集成电路领域，该模数转换器包括一个细SARADC和一个粗SARADC，当φSA、φS和φD为高电平时，将DAC位电容的顶板接VCM端、底板接输入信号端，φSA和φS先后降为低电平以完成对输入信号的采样；在φC为高电平时通过粗SARADC量化输入信号得到前5位数字码，根据该数字码将细SARADC中的无源电荷再分布DAC的位电容底板连接至VREFP端或VREFN端，在φC下降为低电平时断开该连接，当φD降为低电平，φR上升为高电平后，将无源电荷再分布DAC中部分电容的底板短接，使电荷再分布，以产生残差电压。本发明提高了制造性和实用性。

本发明授权参考电压易驱动型模数转换器在权利要求书中公布了：1.一种参考电压易驱动型模数转换器，其特征在于，包括细SARADC和粗SARADC，所述细SARADC包括无源电荷再分布DAC和LSBDAC，其中： 所述细SARADC，用于当采样时钟信号φSA、采样时钟信号φS和决策时钟信号φD为高电平时，将所述细SARADC的DAC位电容的顶板接VCM端、底板接输入信号端，所述采样时钟信号φSA先降为低电平以断开所述DAC位电容的顶板与所述VCM端的连接，所述采样时钟信号φS随后降为低电平以断开所述DAC位电容的底板与输入信号端的连接，并将所述LSBDAC的电容阵列连接至VREFP端或VREFN端； 所述粗SARADC，用于在粗量化时钟信号φC为高电平时量化输入信号，得到量化结果； 所述细SARADC，还用于根据所述量化结果，将所述无源电荷再分布DAC的电容阵列连接至所述VREFP端或所述VREFN端，并在所述粗量化时钟信号φC下降为低电平时断开该连接，当所述决策时钟信号φD降为低电平后，电荷再分布时钟信号φR上升为高电平，以将所述无源电荷再分布DAC中的部分电容的底板短接，使电荷再分布，以产生残差电压。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人西安电子科技大学，其通讯地址为：710071 陕西省西安市雁塔区太白南路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。